| 画像入力モード |
●16bit入力モード ●16bit入力8bit2ラインモード
●32bit入力モード ●32bit入力16bit2ラインモード |
入力データ走査モード
|
●インターレスモード ●ノンインターレスモード
●FIELD信号制御(2ラインモードのみ) |
画像入力サイズ
|
1画面の最大値：4096画素×16384行(SDRAMの構成により異なる) |
X/Yライン積算
|
●1画面/設定回数の選択可能 ●連続/1回の選択可能
●積算回数を2〜256回まで設定可能 ●入力画像の中から積算箇所を設定可能 |
演算器
|
●加減算 ●bit演算(AND、OR、XOR) ●2次元積算 |
演算動作
|
●積算動作 ●リカーシブル動作 ●2画面平均動作 ●画像間演算動作 |
| パッキング回路2 |
●16bit2パック
●下位8bit4パック
●下位8bitを同一値で3バイトにパック(上位1バイトはレジスタ設定値)
●16bit2パック(上位1バイトはレジスタ設定値) |
| FIFOモード |
●モード1/モード2の切り替え可能
モード1：SDRAM全体をFIFOとする
モード2：ホストI/F領域のみFIFOとする |
| ウィンドウ取り込み |
●8ウィンドウ分の設定レジスタ
●8ウィンドウ以上の取り込みは、レジスタを再設定することで可能（連続チェィン可能） |
| 連続取り込み |
●簡単な制御方法(N_IDST信号で取り込み開始/連続取り込みモードをディセーブルにすると終了)
●N_IDEN信号によりウエイトの挿入が可能
●ホストからウエイトの挿入が可能 |
| 処理データ直接出力 |
● 演算器の出力データを外部端子に直接出力することが可能
(SDRAMに書き込むことなく、他のデバイスに接続できます。) |
| ホストI/F |
●ホストクロック(HCLK)：max66[MHz]
●アドレス・バス：26bit (HA[27:2])
●データ・バス：32bit (HD[31:0])
●TDRY信号がトライステート出力のため複数デバイスを直接接続可能
●最大転送レート：266[Mbyte/s]
<理論値の条件> HCLK:66MHz/バースト転送の瞬間値 |
| SDRAM I/F |
●SDRAMクロック(SDCLK)：max100[MHz]
●32/64bit構成が可能
●64M/128M/256M/512M品を使用可能
●リフレッシュ時間やCASレイテンシの設定が可能
●最大転送レート：400[Mbyte/s]
<理論値の条件> SDCLK:100 MHz/64bit構成/8バースト/FIFOモード1 |
| 割込み |
●入力開始割り込み
●入力終了割り込み
●1画面ライン終了割り込み(指定行ごとの割り込み)
●1画面指定ライン開始割り込み(指定行割り込み)
●X/Yライン積算終了割り込み(1画面終了)
●X/Yライン積算回数終了割り込み(設定回数終了)
●Yライン積算オーバーフロー割り込み
●2次元積算回数終了割り込み |
| 最大動作周波数 |
●画像入力部 I/F クロック(ICLK) ：60[MHz]
●画像処理部 クロック(PCLK) ：80[MHz]
●ホスト I/F クロック(HCLK) ：66[MHz]
●SDRAM I/F クロック(SDCLK) ：100[MHz] |
| デバイス |
●パッケージ ：304ピンFPBGA（パッケージ寸法：19
x 19)
●CORE電源 ：2.5[V]
●I/O電源 ：3.3[V] |
